首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > 32位除法器verilog设计

32位除法器verilog设计

  • 资源大小:1.02 kB
  • 上传时间:2021-06-30
  • 下载次数:0次
  • 浏览次数:0次
  • 资源积分:1积分
  • 标      签: Verilog

资 源 简 介

使用了不恢复余数循环移位减法来实现除法功能,在硬件资源与除法周期之间取了折中,32位除法要进行32次移位减法,使用了5个64位的寄存器,一个周期做4次移位减法,8个周期完成一次除法操作。设计全部用verilog实现。详细算法见图:

文 件 列 表

div_v1.v
VIP VIP
  • 贾金达 1小时前 成为了本站会员

  • 云梦无痕 2小时前 成为了本站会员

  • 1天前 成为了本站会员

  • huangshu 1天前 成为了本站会员

  • Wx 7天前 成为了本站会员

  • adalyx 7天前 成为了本站会员

  • 1周前 成为了本站会员

  • 知还 1周前 成为了本站会员

  • zcl 1周前 成为了本站会员

  • 。。 1周前 成为了本站会员

0.234925s