首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > verilog 我自己写得按单脉冲发生器,通过了综合和仿真,和频率可变的正弦波发生器,...

verilog 我自己写得按单脉冲发生器,通过了综合和仿真,和频率可变的正弦波发生器,...

资 源 简 介

verilog 我自己写得按单脉冲发生器,通过了综合和仿真,和频率可变的正弦波发生器,-verilog I write by a single pulse generator, through the synthesis and simulation, and variable frequency sine wave generator,

文 件 列 表

single.v
dds.v

相 关 资 源

您 可 能 感 兴 趣 的

同 类 别 推 荐

VIP VIP
0.226574s