首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > dp_xiliux the CPLD Verilog design experiments, clock demo. code test.

dp_xiliux the CPLD Verilog design experiments, clock demo. code test.

  • 资源大小:78.72 kB
  • 上传时间:2021-06-30
  • 下载次数:0次
  • 浏览次数:1次
  • 资源积分:1积分
  • 标      签: VHDL vhdl

资 源 简 介

dp_xiliux 的 CPLD Verilog设计实验,时钟演示.代码测试通过. -dp_xiliux the CPLD Verilog design experiments, clock demo. code test.

文 件 列 表

clock
automake.log
clock.bld
clock.gyd
clock.jed
clock.jhd
clock.jid
clock.mfd
clock.ngc
clock.ngd
clock.npl
clock.pnx
clock.prj
clock.ptf
clock.rpt
clock.syr
clock.ucf
clock.v
clock.vm6
clock.xst
clock_ngdbuild.nav
clock._prj
last_used.ucf
ngdbuild.rsp
tmperr.err
_chipview.tcl
_cpldfit.rsp
_cpldfit.tcl
_impact.log
_ngdbld.rsp
__clock_2prj_exewrap.rsp
__impact.rsp
__projnav.log
_ngo
netlist.lst
_ngo

相 关 资 源

您 可 能 感 兴 趣 的

同 类 别 推 荐

VIP VIP
0.964864s