实现FPGA与DSP之间通信的接口,利用DSP的标准EMIF接口

实现FPGA与DSP之间通信的接口,利用DSP的标准EMIF接口-the interface for TI DSP and Xilinx s FPGAs

EMIF_COM
_xmsgs
_ngo
work
verif
syntmp
transcript
.recordref
AutoConstraint_EMIF_COM.sdc
COM.mcs
COM.prm
COM.sig
emif_com.bgn
emif_com.bin
emif_com.bit
EMIF_COM.bld
EMIF_COM.cel
EMIF_COM.cmd_log
emif_com.drc
EMIF_COM.edn
EMIF_COM.fdo
EMIF_COM.fse
EMIF_COM.ibs
EMIF_COM.ise
EMIF_COM.ise_created
EMIF_COM.ise_ISE_Backup
EMIF_COM.log
emif_com.msk
EMIF_COM.ncd
EMIF_COM.ncf
EMIF_COM.ngd
EMIF_COM.ntrc_log
EMIF_COM.pad
EMIF_COM.par
EMIF_COM.pcf
EMIF_COM.prj
emif_com.rbb
EMIF_COM.sdc
EMIF_COM.srd
EMIF_COM.srm
EMIF_COM.srr
EMIF_COM.srs
EMIF_COM.tlg
emif_com.twr
emif_com.twx
EMIF_COM.ucf
EMIF_COM.udo
EMIF_COM.unroutes
EMIF_COM.ut
EMIF_COM.v
EMIF_COM.xpi
EMIF_COM0323.zip
EMIF_COM_compile.tcl
EMIF_COM_guide.ncd
EMIF_COM_map.map
EMIF_COM_map.mrp
EMIF_COM_map.ncd
EMIF_COM_map.ngm
EMIF_COM_map.tcl
EMIF_COM_pad.csv
EMIF_COM_pad.txt
EMIF_COM_summary.html
EMIF_COM_summary.xml
EMIF_COM_usage.xml
rpt_EMIF_COM.areasrr
rpt_EMIF_COM_areasrr.htm
stdout.log
Test.ant
Test.fdo
Test.jhd
Test.tbw
Test.tfw
Test.udo
Test.xwv
Test.xwv_bak
Test_bencher.prj
timing.twr
traplog.tlg
vsim.wlf
_impact.cmd
_impact.log
__ISE_repository_EMIF_COM.ise_.lock