首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > "Verilog HDL设计指南"5

"Verilog HDL设计指南"5

  • 资源大小:4.38 kB
  • 上传时间:2021-06-30
  • 下载次数:0次
  • 浏览次数:1次
  • 资源积分:1积分
  • 标      签: VHDL others 指南 设计 quot

资 源 简 介

《Verilog HDL 程序设计教程》5-"Verilog HDL Design Guide" 5

文 件 列 表

chap8
add8_tp.v
carry_udp.v
carry_udpx1.v
carry_udpx2.v
count8_tp.v
delay.v
dff.v
dff_udp.v
latch.v
mult_tp.v
mux31.v
mux_tp.v
random_tp.v
rom.v
test1.v
test2.v
time_dif.v

相 关 资 源

您 可 能 感 兴 趣 的

同 类 别 推 荐

VIP VIP
  • WYG 1天前 成为了本站会员

  • Shine 1天前 成为了本站会员

  • 柳贻 1天前 成为了本站会员

  • hallelujah_HL 1天前 成为了本站会员

  • 焦昱贺 1天前 成为了本站会员

  • Rubin 1天前 成为了本站会员

  • Li 2天前 成为了本站会员

  • bigfatcat1977 3天前 成为了本站会员

  • just4down 3天前 成为了本站会员

  • shallow 3天前 成为了本站会员

0.167132s