This is the design of the divider module EDA. Can achieve three different freque...
- 资源大小：203.58 kB
- 上传时间：2021-06-30
- 下载次数：0次
- 浏览次数：1次
- 资源积分：1积分
-
标 签：
VHDL
vhdl
资 源 简 介
此为EDA设计的分频器模块。可以实现三种不同的频率信号，可以通过使用者自由设置频率大小-This is the design of the divider module EDA. Can achieve three different frequency signals, users can freely set the frequency of the size of
文 件 列 表
fenpin
__projnav
xst
work
transcript
automake.log
coregen.log
coregen.prj
fenpin.dhp
fenpin.npl
fenpin1.ldo
fenpin1.spl
fenpin1.sym
fenpin1.vhdl
fenpin1_tbw_vhd_tb.fdo
fenpin1_tbw_vhd_tb.udo
fenpin1_test_vhd_tb.fdo
fenpin1_test_vhd_tb.udo
pepExtractor.prj
results.txt
tbw.tbw
tbw.vhd
test.vhd
vsim.wlf
wave.ANT
wave.fdo
wave.jhd
wave.tbw
wave.udo
wave.vhw
__projnav.log
