首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > FPGA/CPLD应用,uart的Verilog HDL原码

FPGA/CPLD应用,uart的Verilog HDL原码

  • 资源大小:10.18 kB
  • 上传时间:2021-06-30
  • 下载次数:0次
  • 浏览次数:1次
  • 资源积分:1积分
  • 标      签: 通信 others

资 源 简 介

FPGA/CPLD应用,uart的Verilog HDL原码-FPGA/CPLD applications, UART Verilog HDL source

文 件 列 表

address_decode.v
clock_divider.v
control_operation.v
cpu_interface.v
serial_interface.v
status_registers.v
tester.v
uart_tb.v
uart_top.v
xmit_rcv_control.v

相 关 资 源

您 可 能 感 兴 趣 的

同 类 别 推 荐

VIP VIP
0.160294s