用于实现两个数相加的vhdl代码,在相应的编译器中使用
资 源 简 介
用于实现两个数相加的vhdl代码,在相应的编译器中使用-used to achieve the two summed VHDL code, the corresponding use of compiler
文 件 列 表
fulladd
fulladd.acc
fulladd.vhd
testadd.vhd
FULLADD.AN
work.lib
TESTADD.AN
TESTADD.DP
TESTADD.VX
FULLADD.DP
FULLADD.VX