首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > 1路视频光端机的发射端,VHDL源码,使用全FPGA芯片的硬件,内建成帧、时钟、SERDES...

1路视频光端机的发射端,VHDL源码,使用全FPGA芯片的硬件,内建成帧、时钟、SERDES...

资 源 简 介

1路视频光端机的发射端,VHDL源码,使用全FPGA芯片的硬件,内建成帧、时钟、SERDES-The launch of a video PDH client, VHDL source code, use the whole FPGA chip hardware, built-in framing, clock, SERDES

文 件 列 表

TX
db
EN_8B10B.bsf
en_8b10b.vhd
OTHER.vhd
TX.asm.rpt
TX.bdf
TX.done
TX.dpf
TX.fit.rpt
TX.fit.summary
TX.flow.rpt
TX.map.rpt
TX.map.summary
TX.pin
TX.pof
TX.qpf
TX.qsf
TX.qws
TX.sim.rpt
TX.tan.rpt
TX.tan.summary
TX.vwf

相 关 资 源

您 可 能 感 兴 趣 的

同 类 别 推 荐

VIP VIP