首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > 用verilog HDL语言,通过一个4位移位寄存器实现一个信号转化为HDB3码并进行测试...

用verilog HDL语言,通过一个4位移位寄存器实现一个信号转化为HDB3码并进行测试...

资 源 简 介

用verilog HDL语言,通过一个4位移位寄存器实现一个信号转化为HDB3码并进行测试 -Using verilog HDL language, through a 4-bit shift register realization of a signal into HDB3 code and test

文 件 列 表

HDB3_tb.v
HDB3.v

相 关 资 源

您 可 能 感 兴 趣 的

同 类 别 推 荐

VIP VIP