用VERILOG HDL实现的任意 频率分频器源代码，是一个通用的程序...
- 资源大小：131.44 kB
- 上传时间：2021-06-30
- 下载次数：0次
- 浏览次数：1次
- 资源积分：1积分
-
标 签：
VHDL
vhdl
资 源 简 介
用VERILOG HDL实现的任意 频率分频器源代码，是一个通用的程序-With VERILOG HDL realize arbitrary frequency divider source code, is a generic procedure
文 件 列 表
Frequency_divider
db
Frequency_divider.qpf
Frequency_divider.qsf
Frequency_divider.map.rpt
Frequency_divider.flow.rpt
Frequency_divider.map.summary
Frequency_divider.map.eqn
Frequency_divider.fit.eqn
Frequency_divider.pin
Frequency_divider.fit.rpt
Frequency_divider.fit.summary
Frequency_divider.asm.rpt
Frequency_divider.tan.summary
Frequency_divider.tan.rpt
Frequency_divider.done
Half_sel.v
Frequency_divider.sof
Frequency_divider.pof
Freq_div_2.v
Counter_N.v
Frequency_divider.qws
cmp_state.ini
Frequency_divider.bsf
Block1.bdf
Frequency_divider.vwf
Frequency_divider.sim.rpt
Frequency_divider.v
F_Div_20.bsf
F_Div_20.v
