首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > various gates model of Verilog HDL description

various gates model of Verilog HDL description

  • 资源大小:2.21 kB
  • 上传时间:2021-06-30
  • 下载次数:0次
  • 浏览次数:1次
  • 资源积分:1积分
  • 标      签: 其他项目 matlab

资 源 简 介

各种门电路模型的VerilogHDL描述-various gates model of Verilog HDL description

文 件 列 表

gate2.v
gate3.v
gate1.v
dff1.v
dff2.v
dff.v
mux_if.v
latch_1.v
latch_2.v
latch_8.v
jk_ff.v

相 关 资 源

您 可 能 感 兴 趣 的

同 类 别 推 荐

VIP VIP