首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > 各种解码译码电路模型的VerilogHDL描述

各种解码译码电路模型的VerilogHDL描述

资 源 简 介

各种解码译码电路模型的VerilogHDL描述-various decoder decoding circuit model of Verilog HDL description

文 件 列 表

shifter.v
tri_1.v
tri_2.v
updown_count.v
code_83.v
decode47.v
decoder_38.v
encoder8_3.v
mux_case.v
mux_if.v
serial_pal.v
parity.v

相 关 资 源

您 可 能 感 兴 趣 的

同 类 别 推 荐

VIP VIP
  • WYG 1天前 成为了本站会员

  • Shine 1天前 成为了本站会员

  • 柳贻 1天前 成为了本站会员

  • hallelujah_HL 1天前 成为了本站会员

  • 焦昱贺 1天前 成为了本站会员

  • Rubin 1天前 成为了本站会员

  • Li 2天前 成为了本站会员

  • bigfatcat1977 3天前 成为了本站会员

  • just4down 3天前 成为了本站会员

  • shallow 3天前 成为了本站会员

0.184660s