vhdl,无进位同步计数器，完成6进制加，输出6进制序列数

资 源 简 介

文 件 列 表

相 关 资 源

• 用VHDL写的数字锁相环程序 pll.vhd为源文件 pllTB.vhd为testbench
• ISE sample code
• timer code in vhdl
• verilog写的 自动售饮料机
• vhdl的3
• 这本电子书电子hobbiest。
• 四位除法器的VHDL源程序
• 数字钟的verilog程序，很经典，大家可以看看。
• a code for decoding and encoding using CRC for error detection
• CH2CH1VHDL 数字电路参考书所有程序4

您 可 能 感 兴 趣 的

• 在演示过程中java版SMGP协议，它可以帮助你…
• bulldoc
• 新的pvpgn bnetd 1.8.5版本
• 断开ADSL重拨
• opengl模拟战斗机飞行及作战
• 电子秤读取小程序
• 大地电磁二维正演
• 这是J2ME的游戏，好好学习J2ME的游戏开发，大家一定要把J2ME的游戏开发掌握好了...
• 中国科学院dokeos插件
• Reversible

同 类 别 推 荐

• 《编程之美》随书源代码（第二部分），第2章 数字之魅 ――数字中的技巧...
• 完整的wav文件播放程序采用lpc2148芯片
• citiport-pad
• 战略：回合制战术的史诗游戏。
• USB视频类（UVC）演示
• avi compress programing ,the prog will compress the frame which captured by came...
• What is this upload bullshit?
• 冷的软件项目
• 为给项目监理IEQ
• CDMA
  基本原则