一个基于FPGA的数字跑表系统的设计，最小单位是百分表位。采用十进制进位。...
- 资源大小：42.83 kB
- 上传时间：2021-06-30
- 下载次数：0次
- 浏览次数：1次
- 资源积分：1积分
-
标 签：
VHDL
vhdl
资 源 简 介
一个基于FPGA的数字跑表系统的设计，最小单位是百分表位。采用十进制进位。-FPGA-based digital stopwatch system design, the smallest unit is a digital dial indicator. Binary using the metric system.
文 件 列 表
实战训练3 数字跑表
SRC
DOC
cmp_state.ini
paobiao.asm.rpt
paobiao.cdf
paobiao.done
paobiao.fit.eqn
paobiao.fit.rpt
paobiao.fit.summary
paobiao.flow.rpt
paobiao.map.eqn
paobiao.map.rpt
paobiao.map.summary
paobiao.pin
paobiao.pof
paobiao.qpf
paobiao.qsf
paobiao.qws
paobiao.saf
paobiao.sim.rpt
paobiao.sof
paobiao.tan.rpt
paobiao.tan.summary
paobiao.vwf
