首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > 利用FPGA实现的脉宽测试技术,基于VHDL,测试误差为时钟周期

利用FPGA实现的脉宽测试技术,基于VHDL,测试误差为时钟周期

资 源 简 介

利用FPGA实现的脉宽测试技术,基于VHDL,测试误差为时钟周期-Use of FPGA technology to achieve the pulse-width test, based on VHDL, test error of clock cycles

文 件 列 表

freq_cnt
db
freq_cnt.asm.rpt
freq_cnt.done
freq_cnt.fit.rpt
freq_cnt.fit.smsg
freq_cnt.fit.summary
freq_cnt.flow.rpt
freq_cnt.map.rpt
freq_cnt.map.summary
freq_cnt.pin
freq_cnt.qpf
freq_cnt.qsf
freq_cnt.qws
freq_cnt.sim.rpt
freq_cnt.tan.rpt
freq_cnt.tan.summary
freq_cnt.vhd
freq_cnt.vwf

相 关 资 源

您 可 能 感 兴 趣 的

同 类 别 推 荐

VIP VIP
0.154147s