利用FPGA实现的脉宽测试技术,基于VHDL,测试误差为时钟周期
资 源 简 介
利用FPGA实现的脉宽测试技术,基于VHDL,测试误差为时钟周期-Use of FPGA technology to achieve the pulse-width test, based on VHDL, test error of clock cycles
文 件 列 表
freq_cnt
db
freq_cnt.asm.rpt
freq_cnt.done
freq_cnt.fit.rpt
freq_cnt.fit.smsg
freq_cnt.fit.summary
freq_cnt.flow.rpt
freq_cnt.map.rpt
freq_cnt.map.summary
freq_cnt.pin
freq_cnt.qpf
freq_cnt.qsf
freq_cnt.qws
freq_cnt.sim.rpt
freq_cnt.tan.rpt
freq_cnt.tan.summary
freq_cnt.vhd
freq_cnt.vwf
