首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > DDS,用Verilog语言生成的FPGA

DDS,用Verilog语言生成的FPGA

  • 资源大小:24.84 kB
  • 上传时间:2021-06-30
  • 下载次数:0次
  • 浏览次数:1次
  • 资源积分:1积分
  • 标      签: SCM others verilog fpga dds 语言 生成

资 源 简 介

DDS,FPGA产生,用verilog语言实现-DDS, FPGA generated using Verilog language

文 件 列 表

dds_quicklogic
CLAADD8S.SCH
CLAADD8S.TRE
CLAADD8S.V
CSAC1.SCH
CSAC1.SYM
CSALOWC1.SCH
CSALOWC1.SYM
DDS.V
DDSPA.TF
DDSPM.TF
LOADFW.V
LOADPW.V
PHASEA.V
PHASEMOD.V
PNGEN.V
ROMTAB.V
SINLUP.V
www.pudn.com.txt

相 关 资 源

您 可 能 感 兴 趣 的

同 类 别 推 荐

VIP VIP
  • 猕猴桃 3小时前 成为了本站会员

  • 11 6小时前 成为了本站会员

  • 开心快活人 9小时前 成为了本站会员

  • 晋财 10小时前 成为了本站会员

  • WYG 1天前 成为了本站会员

  • Shine 1天前 成为了本站会员

  • 柳贻 1天前 成为了本站会员

  • hallelujah_HL 1天前 成为了本站会员

  • 焦昱贺 1天前 成为了本站会员

  • Rubin 1天前 成为了本站会员

0.182564s