MODELSIM开发的模拟CPU，用VHDL语言描述，采用累加结构
- 资源大小：49.55 kB
- 上传时间：2021-06-30
- 下载次数：0次
- 浏览次数：1次
- 资源积分：1积分
-
标 签：
VHDL
matlab
资 源 简 介
MODELSIM开发的模拟CPU，用VHDL语言描述，采用累加结构-ModelSim simulation developed CPU, using VHDL language description of the structure of the use of cumulative
文 件 列 表
CPUNEW
work
transcript
cpu.do
cpu.do.bak
cpu.vhd
cpu.vhd.bak
cpunew.cr.mti
cpunew.mpf
CPUNEW2.cr.mti
CPUNEW2.mpf
raw.vhd
raw.vhd.bak
stimulus.do
top.vhd
top.vhd.bak
vsim.wlf
