首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > 一个用VerilogHDL语言编写的模6的二进制计数器

一个用VerilogHDL语言编写的模6的二进制计数器

  • 资源大小:136.86 kB
  • 上传时间:2021-06-30
  • 下载次数:0次
  • 浏览次数:1次
  • 资源积分:1积分
  • 标      签: VHDL others

资 源 简 介

一个用VerilogHDL语言编写的模6的二进制计数器-a Verilog HDL language used in the preparation of the six-binary counter

文 件 列 表

mod6_cnt
db
mod6_cnt.asm.rpt
mod6_cnt.bsf
mod6_cnt.done
mod6_cnt.fit.rpt
mod6_cnt.fit.smsg
mod6_cnt.fit.summary
mod6_cnt.flow.rpt
mod6_cnt.map.rpt
mod6_cnt.map.summary
mod6_cnt.pin
mod6_cnt.pof
mod6_cnt.qpf
mod6_cnt.qsf
mod6_cnt.qws
mod6_cnt.sof
mod6_cnt.tan.rpt
mod6_cnt.tan.summary
mod6_cnt.v

相 关 资 源

您 可 能 感 兴 趣 的

同 类 别 推 荐

VIP VIP