首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > 一种用于乘数的8x8的制备采用Verilog HDL语言

一种用于乘数的8x8的制备采用Verilog HDL语言

资 源 简 介

一个用VerilogHDL语言编写的8X8的乘法器-a Verilog HDL language used in the preparation of the multiplier 8X8

文 件 列 表

mult8x8
db
andarith.vhd
arictl.vhd
mult8x8.flow.rpt
mult8x8.map.rpt
mult8x8.map.summary
mult8x8.qpf
mult8x8.qsf
mult8x8.qws
mult8x8.vhd
reg16b.vhd
sreg8b.vhd
_desktop.ini

相 关 资 源

您 可 能 感 兴 趣 的

同 类 别 推 荐

VIP VIP