一种用于乘数的8x8的制备采用Verilog HDL语言
资 源 简 介
一个用VerilogHDL语言编写的8X8的乘法器-a Verilog HDL language used in the preparation of the multiplier 8X8
文 件 列 表
mult8x8
db
andarith.vhd
arictl.vhd
mult8x8.flow.rpt
mult8x8.map.rpt
mult8x8.map.summary
mult8x8.qpf
mult8x8.qsf
mult8x8.qws
mult8x8.vhd
reg16b.vhd
sreg8b.vhd
_desktop.ini