用VHDL语言编写的实现8位数据的并串转换，可下载在FPGA中
- 资源大小：4.84 kB
- 上传时间：2021-06-30
- 下载次数：0次
- 浏览次数：1次
- 资源积分：1积分
-
标 签：
VHDL
vhdl
资 源 简 介
用VHDL语言编写的实现8位数据的并串转换，可下载在FPGA中-VHDL language with the realization of an 8-bit data, and the string conversion, can be downloaded in the FPGA in
文 件 列 表
p_s_conver.bsf
p_s_conver.hif
p_s_conver.vhd
p_s_conver.acf
