首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > 设计含异步清零和同步时钟使能的加法计数器

设计含异步清零和同步时钟使能的加法计数器

  • 资源大小:28.16 kB
  • 上传时间:2021-06-30
  • 下载次数:0次
  • 浏览次数:1次
  • 资源积分:1积分
  • 标      签: VHDL vhdl

资 源 简 介

设计含异步清零和同步时钟使能的加法计数器-Clear design with asynchronous and synchronous clock so that the adder counter

文 件 列 表

work2 CNT10
cnt10(1).cnf
cnt10(2).cnf
cnt10(3).cnf
cnt10(4).cnf
cnt10(5).cnf
cnt10.acf
cnt10.cnf
cnt10.fit
cnt10.hif
cnt10.mmf
cnt10.ndb
cnt10.pin
cnt10.pof
cnt10.rpt
cnt10.scf
cnt10.snf
CNT10.sym
cnt10.vhd
LIB.DLS
U3604684.DLS
U3899336.DLS
U9732403.DLS

相 关 资 源

您 可 能 感 兴 趣 的

同 类 别 推 荐

VIP VIP