首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > DDR (double rate) SDRAM controller reference design Verilog code, can be directl...

DDR (double rate) SDRAM controller reference design Verilog code, can be directl...

  • 资源大小:734.83 kB
  • 上传时间:2021-06-30
  • 下载次数:0次
  • 浏览次数:1次
  • 资源积分:1积分
  • 标      签: VHDL vhdl

资 源 简 介

DDR(双速率)SDRAM控制器参考设计verilog代码,可以直接用的,很好的-DDR (double rate) SDRAM controller reference design Verilog code, can be directly used, very good

文 件 列 表

synthesis
synplicity
source
altclklock.v
ddr_Command.v
ddr_control_interface.v
ddr_data_path.v
ddr_sdram.v
Params.v
pll1.v
simulation
work
ddr_compile_all.v
ddr_sdram_tb.v
modelsim.ini
readme.txt
route
ddr_sdram.csf
ddr_sdram.esf
ddr_sdram.psf
ddr_sdram.quartus
ddr_sdram.vqm
pll1.v
model
mt46v4m16.v
doc
ddr_sdram.pdf
readme.txt

相 关 资 源

您 可 能 感 兴 趣 的

同 类 别 推 荐

VIP VIP
0.249582s