Altera FPGA上实现的视频处理工程

在Altera FPGA上实现的视频处理系统工程程序，通过采集AV通道的视频数据，存储到SDRAM中，然后读取数据进行处理，最后VGA口输出。可以灵活的添加其他处理模块，如定义LCD显示，音频处理，LED灯点亮、数码管显示等模块。

DE2_115_TV
.metadata
add3.v
adder.v
adder.v.bak
adder_sum.stp
adder_sum_auto_stripped.stp
altera.components
AUDIO_DAC.v
binary_to_BCD.v
comparator.v
comparator.v.bak
CONVERT.bsf
CONVERT.cmp
CONVERT.inc
CONVERT.qip
CONVERT.v
CONVERT_bb.v
CONVERT_inst.v
Ctrl_system.v
Ctrl_system.v.bak
db
ddr2_4g.xml
de2_115_golden_sopc.sdc
DE2_115_TV.asm.rpt
DE2_115_TV.cdf
DE2_115_TV.done
DE2_115_TV.dpf
DE2_115_TV.eda.rpt
DE2_115_TV.fit.rpt
DE2_115_TV.fit.smsg
DE2_115_TV.fit.summary
DE2_115_TV.flow.rpt
DE2_115_TV.jdi
DE2_115_TV.map.rpt
DE2_115_TV.map.summary
DE2_115_TV.merge.rpt
DE2_115_TV.merge.summary
DE2_115_TV.pin
DE2_115_TV.pof
DE2_115_TV.qpf
DE2_115_TV.qsf
DE2_115_TV.qws
DE2_115_TV.sof
DE2_115_TV.sta.rpt
DE2_115_TV.sta.summary
DE2_115_TV.v
DE2_115_TV.v.bak
DE2_115_TV_assignment_defaults.qdf
demo_batch
diff_angl_moto2.bsf
diff_angl_moto2.qip
diff_angl_moto2.v
diff_angl_moto2_bb.v
diff_angl_moto2_inst.v
DIV.bsf
DIV.qip
DIV.v
greybox_tmp
I2C_AV_Config.v
I2C_Controller.v
incremental_db
Initial.v
Initial.v.bak
ITU_656_Decoder.v
LCD_Controller.v
LCD_TEST.v
LCD_TEST.v.bak
Line_Buffer.bsf
Line_Buffer.qip
Line_Buffer.v
MAC_3.bsf
MAC_3.qip
MAC_3.v
PLL.qip
PLL.v
PLLJ_PLLSPE_INFO.txt
Reset_Delay.v
Sdram_Control_4Port
SEG7_LUT.v
SEG7_LUT.v.bak
SEG7_LUT_8.v
SEG7_LUT_8.v.bak
simulation
TD_Detect.v
TP_RAM.qip
TP_RAM.v
vedio_process.v
vedio_process.v.bak
VGA_Ctrl.v
YCbCr2RGB.v
YUV422_to_444.v