基于fpga数字频率计的设计

数字频率计的设计，显示0~999的频率 整个程序代码都是通过vhdl语言来完善的 功能模块多样，详细的介绍了多模块的各个功能

shiziplj
incremental_db
db
control.asm.rpt
control.bsf
control.done
control.fit.rpt
control.fit.smsg
control.fit.summary
control.flow.rpt
control.map.rpt
control.map.summary
control.pin
control.pof
control.qpf
control.qsf
control.qws
control.sof
control.tan.rpt
control.tan.summary
control.vhd
control.vhd.bak
counter_4.bsf
counter_4.vhd
counter_4.vhd.bak
display_led7.bsf
display_led7.vhd
display_led7.vhd.bak
generate_singal.bsf
generate_singal.vhd
generate_singal.vhd.bak
plj.asm.rpt
plj.bdf
plj.done
plj.fit.rpt
plj.fit.smsg
plj.fit.summary
plj.flow.rpt
plj.map.rpt
plj.map.summary
plj.pin
plj.pof
plj.qpf
plj.qsf
plj.qws
plj.sof
plj.tan.rpt
plj.tan.summary
regester4.bsf
regester4.vhd