首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > 自制mips处理器verilog代码

自制mips处理器verilog代码

资 源 简 介

这是MIPS32微处理器的DIY代码,是一个SOC,片上集成了SROM、DRAM、uart、timer、gpio。参考了CPU自制一书,自己修改了访问内存协议。剖析了处理器工作原理,解开了处理器的神秘面纱,可得到极大成就感。

文 件 列 表

chip
incremental_db
greybox_tmp
db
alu.v
bus.v
bus_addr_dec.v
bus_addr_dec.v.bak
bus_arbiter.v
bus_arbiter.v.bak
bus_def.v
bus_if.v
bus_if.v.bak
bus_master_mux.v
bus_master_mux.v.bak
bus_module.v
bus_slave_mux.v
bus_slave_mux.v.bak
chip.asm.rpt
chip.done
chip.fit.rpt
chip.fit.smsg
chip.fit.summary
chip.flow.rpt
chip.map.rpt
chip.map.smsg
chip.map.summary
chip.pin
chip.qpf
chip.qsf
chip.sof
chip.sta.rpt
chip.sta.summary
chip.v
chip.v.bak
clk_gen.v
clk_gen.v.bak
cpu_def.v
ctrl.v
dcm.ppf
dcm.qip
dcm.v
dcm_bb.v
decoder.v
dpram.qip
dpram.v
dpram_bb.v
ex_reg.v
ex_reg.v.bak
ex_stage.v
global_config.v
gpio.v
gpio.v.bak
gpio_def.v
gpr.v
gpr.v.bak
id_reg.v
id_reg.v.bak
id_stage.v
if_reg.v
if_reg.v.bak
if_stage.v
ini_rom.mif
isa.v
mem_ctrl.v
mem_ctrl.v.bak
mem_reg.v
mem_stage.v
Modify_Cpu.v
Modify_Cpu.v.bak
nettype.v
PLLJ_PLLSPE_INFO.txt
PLLJ_PLLSPE_INFO_M.txt
rom.v
rom.v.bak
rom_def.v
self_alu.v
self_decoder.v
soc.v
soc.v.bak
spm.v
spm.v.bak
spm_def.v
sprom.qip
sprom.v
sprom_bb.v
stddef.v
timer.v
timer.v.bak
timer_def.v
uart.v
uart_ctrl.v
uart_def.v
uart_rx.v
uart_rx.v.bak
uart_tx.v
uart_tx.v.bak
VIP VIP
0.190608s