首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > 异步fifo,verilog编程

异步fifo,verilog编程

  • 资源大小:3.59 kB
  • 上传时间:2021-06-30
  • 下载次数:0次
  • 浏览次数:1次
  • 资源积分:1积分
  • 标      签: 异步fifo

资 源 简 介

异步fifo,网上有很多关于同步FIFO和异步FIFO的源码,个人觉得不易理解,故上传本人最近写的源码,与大家一起分享.开-步FIFO 是一种先进先出的电路. 使用在荷要产"E数据接门的部分, 用来仔储、缓 冲在两个异i1iP.t钟之间的数据传输. 在异步山路巾, 由于时钟之间周期和相位完全独立, 问而数据的丢失概率不为苓. 如何设计一个44可靠性、高j辜的异步FlFO 电路便成为一个 难点.

文 件 列 表

40049347asynchoronization_FIFO_design
async_cmp.v
async_fifo.v
dp_ram.v
rptr_empty.v
wptr_full.v
www.pudn.com.txt

相 关 资 源

您 可 能 感 兴 趣 的

同 类 别 推 荐

VIP VIP