首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > 6级流水,verilog实现浮点数的加法,其中浮点数格式符合IEEE754标准...

6级流水,verilog实现浮点数的加法,其中浮点数格式符合IEEE754标准...

  • 资源大小:1.90 kB
  • 上传时间:2021-06-30
  • 下载次数:0次
  • 浏览次数:1次
  • 资源积分:1积分
  • 标      签: VHDL vhdl

资 源 简 介

6级流水,verilog实现浮点数的加法,其中浮点数格式符合IEEE754标准-6 water, verilog realize the floating point adder, in which floating-point format in line with the IEEE754 standard

文 件 列 表

fadd.v

相 关 资 源

您 可 能 感 兴 趣 的

同 类 别 推 荐

VIP VIP