首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > 我收藏的实用VHDL和Verilog模块

我收藏的实用VHDL和Verilog模块

  • 资源大小:2.31 kB
  • 上传时间:2021-06-30
  • 下载次数:0次
  • 浏览次数:1次
  • 资源积分:1积分
  • 标      签: verilog vhdl 模块 实用 收藏

资 源 简 介

A repository for all my small HDL (mostly VHDL, some Verilog) projects. RTL code is all synthesize-able and implementable on FPGAs and probably ASICs. Most modules include basic test-benches. Project discussion is located at http://inmcm.wordpress.com/

文 件 列 表

SC16IS750_Test
SC16IS750_Test.pde

相 关 资 源

您 可 能 感 兴 趣 的

同 类 别 推 荐

VIP VIP