首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > 基于FPGA的ASN.1编码单元的通用解码模块

基于FPGA的ASN.1编码单元的通用解码模块

  • 资源大小:47.70 kB
  • 上传时间:2021-06-30
  • 下载次数:1次
  • 浏览次数:1次
  • 资源积分:1积分
  • 标      签: Verilog

资 源 简 介

本设计旨在实现一种硬件解码模块,这种解码针对ASN.1基本编码规则下的APDU的数据。这种解码模块可以应用在符合GB61850-8-1和GB61850-9-2标准下的GOOSE和SV的MAC层 帧的解码。          本设计亦可以解码通用的ASN.1基本编码规则下的TLV数据流。数据的TAG要求值不大于30,数据的长度范围为1≦LENGTH≦2047,TLV的层级结构不大于4级,整体的数据长度不大于2047。如果需要更大的解码能力则需要修改设计以满足需求。

文 件 列 表

基于FPGA的ASN.1编码单元的通用解码模块设计.docx
ASN_1_BER_DECODE.v

相 关 资 源

您 可 能 感 兴 趣 的

同 类 别 推 荐

VIP VIP