首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > IIC总线Verilog实现(读写16为数据)

IIC总线Verilog实现(读写16为数据)

资 源 简 介

应用背景本此代码实在课题研究中驱动某个外设模块,在驱动中命令的外设状态的读写遵守IIC总线传输协议,但是由于该外设的命令和寄存器状态以字为单位,一般情况的IIC总线是实现的是8位数据的读写,在这需要的16位数据的读写,由此写出的此代码。关键技术一般情况下的IIC总线传输协议的写操作是先写设备地址然后等待设备的应答ACK信号,然后在写写操作寄存器的地址,然后等待ACK应答信号,然后再写入需要传输的8位数据,在这个代码中我们实现的是16位数据的写操作,所以前两步的操作中是一样的,最后写数据的操作是有变化的。读操作同上,只是多了一步Re-Start的过程

文 件 列 表

IIC_W_R_module.v

相 关 资 源

您 可 能 感 兴 趣 的

同 类 别 推 荐

VIP VIP
0.149083s