首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > 这是一个verilog源码的优先编码器,可以通过led显示结果。

这是一个verilog源码的优先编码器,可以通过led显示结果。

  • 资源大小:115.72 kB
  • 上传时间:2021-06-30
  • 下载次数:0次
  • 浏览次数:1次
  • 资源积分:1积分
  • 标      签: SCM vhdl

资 源 简 介

这是一个verilog源码的优先编码器,可以通过led显示结果。-This is a Verilog source priority encoder, can be led through the result will be displayed.

文 件 列 表

8位优先编码器
db
.xhdl3.xref
cmp_state.ini
encode.asm.rpt
encode.cdf
encode.done
encode.fit.eqn
encode.fit.rpt
encode.fit.summary
encode.flow.rpt
encode.map.eqn
encode.map.rpt
encode.map.summary
encode.pin
encode.pof
encode.qpf
encode.qsf
encode.qws
encode.sof
encode.tan.rpt
encode.tan.summary
encode.v

相 关 资 源

您 可 能 感 兴 趣 的

同 类 别 推 荐

VIP VIP
0.188741s