这是一个verilog源码的优先编码器，可以通过led显示结果。
- 资源大小：115.72 kB
- 上传时间：2021-06-30
- 下载次数：0次
- 浏览次数：1次
- 资源积分：1积分
-
标 签：
SCM
vhdl
资 源 简 介
这是一个verilog源码的优先编码器，可以通过led显示结果。-This is a Verilog source priority encoder, can be led through the result will be displayed.
文 件 列 表
8位优先编码器
db
.xhdl3.xref
cmp_state.ini
encode.asm.rpt
encode.cdf
encode.done
encode.fit.eqn
encode.fit.rpt
encode.fit.summary
encode.flow.rpt
encode.map.eqn
encode.map.rpt
encode.map.summary
encode.pin
encode.pof
encode.qpf
encode.qsf
encode.qws
encode.sof
encode.tan.rpt
encode.tan.summary
encode.v
