首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > 自己做的乘法累加器的verilog代码,移植性强

自己做的乘法累加器的verilog代码,移植性强

资 源 简 介

应用背景 可用于FIR滤波器的设计,移植性强。现在有代码是根据xilinx V4的硬件做的。可很方便的进行小的改动,去适应其它公司或版本的硬件IP核。不做改动也没问题。应该不用综合到IP core以外的逻辑中去。 关键技术 完全与xilinx的V4的DSP48硬件资料相同,比用IP generate产生的IPcore的好处就是可以随便换到其它芯片的代码中,甚至是altera的芯片中,也能编译通过。并且,对于乘法累加器不了解的筒子可以做个参考!

文 件 列 表

disb_dsp48.v

相 关 资 源

您 可 能 感 兴 趣 的

同 类 别 推 荐

VIP VIP
  • 猕猴桃 17分钟前 成为了本站会员

  • 11 3小时前 成为了本站会员

  • 开心快活人 6小时前 成为了本站会员

  • 晋财 7小时前 成为了本站会员

  • WYG 1天前 成为了本站会员

  • Shine 1天前 成为了本站会员

  • 柳贻 1天前 成为了本站会员

  • hallelujah_HL 1天前 成为了本站会员

  • 焦昱贺 1天前 成为了本站会员

  • Rubin 1天前 成为了本站会员

0.184902s