首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > FPGA编程:基于Verilog实现的计时器

FPGA编程:基于Verilog实现的计时器

  • 资源大小:2.50 kB
  • 上传时间:2021-06-30
  • 下载次数:0次
  • 浏览次数:1次
  • 资源积分:1积分
  • 标      签: Verilog

资 源 简 介

功能说明:实现倒计时、按键可实现暂停/继续、时间设置、清零 附加说明:倒计时到零时,蜂鸣并闪烁;暂停时,时间分隔符闪烁;设置时,当前设置位闪烁。  按键说明  非设置状态:      数字显示不为0时,按enter键在计时与暂停状态进行切换,长按秒进入设置状态,长按5秒清零并进入暂停状态;  全为零时按enter键进入设置状态;  设置状态:      按enter进入计时状态  长按一秒置零  长按5秒置零并进入暂停状态   

文 件 列 表

timer.v

相 关 资 源

您 可 能 感 兴 趣 的

同 类 别 推 荐

VIP VIP
  • 11 2小时前 成为了本站会员

  • 开心快活人 5小时前 成为了本站会员

  • 晋财 6小时前 成为了本站会员

  • WYG 1天前 成为了本站会员

  • Shine 1天前 成为了本站会员

  • 柳贻 1天前 成为了本站会员

  • hallelujah_HL 1天前 成为了本站会员

  • 焦昱贺 1天前 成为了本站会员

  • Rubin 1天前 成为了本站会员

  • Li 2天前 成为了本站会员

0.169792s