资 源 简 介
//顶层模块
//本次正弦波频率大约在750-800Hz，没有精确计算，和DA的加载时间有关
module DA_AD
(
clk,
rst_n,
DAC_SCLK,
DAC_DATA,
DAC_LDAC,
DAC_LOAD,
ADC_SDO,
ADC_SDI,
ADC_SCLK,
ADC_EOC,
ADC_CS,
ADC_FS,
led1
);
input clk;
input rst_n;
output DAC_SCLK;
output DAC_DATA;
output DAC_LDAC;
output DAC_LOAD;
//AD相关
input ADC_SDO; //ADC转换完成输出的数据
input ADC_EOC; //ADC的转换完成输出信号
output ADC_SDI; //ADC的输入数据
output ADC_SCLK; //ADC时钟信号
output ADC_CS; //ADC片选,低有效
output ADC_FS; //DSP模式帧起始信号
output led1;
wire DATA_EN;
wire [7:0] Cordic2driver;
wire start;
TLC5620_driver ins_TLC5620_driver
(
.clk(clk),
.rst_n(rst_n),
.DATA_IN(Cordic2driver),
.DATA_EN(DATA_EN),
.
