一种新型的 LUT 设计优化 DSP 应用程序结构
资 源 简 介
在文献中已经报道了几种架构的内存为基础的实施数字信号处理器的算法，涉及正交变换和数字滤波器。乘法是在信号处理和ALU，乘法器主要运算采用查找表（LUT）作为其计算的记忆。然而，我们没有发现任何显着的工作记忆LUT优化乘法。提出了查找表的设计一种新的方法，其中只有奇数多存储（OMS）方案。此外，反对称的产品编码（APC）方法，LUT减小一半，提供了一种减少。当APC方法结合OMS技术，两补码运算可以简化由于输入地址和LUT的输出可以被转化为奇数，从而减少LUT尺寸四分之一的常规lut.the LUT乘法器提出字的大小= W = 5和6比特编码的Verilog和在Xilinx 13.4合成。研究发现，提出了基于LUT的乘数是同等面积的大小和时间复杂度为8位字，但较高的字的大小，它涉及比CSD地区少倍增时间明显减少（CSD）为基础的乘数。对于16位和32位字大小，分别提供超过节省面积延迟产品在相应的CSD乘数30%和50%。
文 件 列 表
LUT CODE
address_generator.v
addsub.v
barrelshifter.v
controlckt.v
dblokgen.v
lut_top.ucf
lut_top.v
table.v
ygenblok.v
zgenblok.v
