首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > 基于VHDL的rsc(7,5)递归卷积编码器

基于VHDL的rsc(7,5)递归卷积编码器

  • 资源大小:1.14 MB
  • 上传时间:2021-06-30
  • 下载次数:0次
  • 浏览次数:1次
  • 资源积分:1积分
  • 标      签: VHDL vhdl 基于 卷积 编码器 递归

资 源 简 介

rsc递归卷积编码器是turbo码的分量编码器,递归相对于普通的卷积码多了一个反馈,拥有更好地重量谱分布和更加的误码率特性,且码率越高,信噪比越低其优势越明显。利用D触发器组成的rsc生成器,逻辑思维简单,里面包含有测试波形以及测试的结果

文 件 列 表

testb2
db
incremental_db
testb2.asm.rpt
testb2.bdf
testb2.done
testb2.fit.rpt
testb2.fit.smsg
testb2.fit.summary
testb2.flow.rpt
testb2.map.rpt
testb2.map.summary
testb2.pin
testb2.qpf
testb2.qsf
testb2.qws
testb2.sim.rpt
testb2.sof
testb2.sta.rpt
testb2.sta.summary
testb2.vwf
测试方法1.bmp

相 关 资 源

您 可 能 感 兴 趣 的

同 类 别 推 荐

VIP VIP
0.178766s