Viterbi译码器的编解码器的设计
用Verilog实现
- 资源大小:63.32 kB
- 上传时间:2021-06-30
- 下载次数:0次
- 浏览次数:1次
- 资源积分:1积分
-
标 签:
VHDL
vhdl
资 源 简 介
Viterbi译码器的编解码器的设计
用Verilog实现-Viterbi decoder。Verilog
文 件 列 表
Viterbi译码器的编解码器的设计
Viterbi Decode K9 R12 Hard Decision
viterbi译码文档.pdf
使用说明请参看右侧注释====〉〉.txt