首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > Viterbi译码器的编解码器的设计 用Verilog实现

Viterbi译码器的编解码器的设计 用Verilog实现

  • 资源大小:63.32 kB
  • 上传时间:2021-06-30
  • 下载次数:0次
  • 浏览次数:1次
  • 资源积分:1积分
  • 标      签: VHDL vhdl

资 源 简 介

Viterbi译码器的编解码器的设计 用Verilog实现-Viterbi decoder。Verilog

文 件 列 表

Viterbi译码器的编解码器的设计
Viterbi Decode K9 R12 Hard Decision
viterbi译码文档.pdf
使用说明请参看右侧注释====〉〉.txt

相 关 资 源

您 可 能 感 兴 趣 的

同 类 别 推 荐

VIP VIP
  •  ?????? 4小时前 成为了本站会员

  • 多喜乐 1天前 成为了本站会员

  • bug鉴赏官 2天前 成为了本站会员

  • W 2天前 成为了本站会员

  • L 2天前 成为了本站会员

  • DUCK不必 2天前 成为了本站会员

  • 2天前 成为了本站会员

  • . 2天前 成为了本站会员

  • 夢見る猫 3天前 成为了本站会员

  • 玖凉 3天前 成为了本站会员

0.164866s