首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > 82 VHDL, verilog test case, involving a variety of grammatical rules. which is...

82 VHDL, verilog test case, involving a variety of grammatical rules. which is...

  • 资源大小:79.19 kB
  • 上传时间:2021-06-30
  • 下载次数:0次
  • 浏览次数:1次
  • 资源积分:1积分
  • 标      签: VHDL vhdl

资 源 简 介

包括VHDL、verilog在内的各种设计实例,是学习硬件描述语言的帮手。共有82个实验例子,涉及各种语法规则。-82 VHDL, verilog test case, involving a variety of grammatical rules. which is you learn the HDL language helper.

文 件 列 表

82 Examples for VHDL and Verilog code
12位寄存器_verilog.v
16450异步通讯接口,ALDEC提供.vhd
16450异步通讯接口,ALDEC提供_verilog.v
4位乘法器_vhdl.txt
4位除法器_vhdl.txt
fifo_vhdl.txt
LED七段译码 _vhdl.txt
stop_watch.vhd
VHDL_计数器及testbench.txt
一个VHDL实现的测频计.vhd
一个同步状态机_verilog.txt
一个游戏程序mancala_vhdl.vhd
一个简单的UART_verilog.v
一个简单的UART_vhdl.vhd
一个简单的状态机 _altera_vhdl.vhd
一个简单的状态机_altera_verilog.v
三人表决器(三种不同的描述方式)_vhdl.txt
三态总线_vhdl.txt
二进制到BCD码转换_verilog.txt
二进制到BCD码转换_vhd.txt
二进制到格雷码转换_verilog.txt
二进制到格雷码转换_vhdl.txt
伪随机数产生器_vhdl.vhd
伪随机比特发生器_vhdl.txt
使用列举类型的状态机_vhdl.vhd
使用变量的状态机_vhdl.txt
元件例化与层次设计_verilog.txt
元件例化与层次设计_vhdl.txt
加法器描述_vhdl.txt
加法器源程序_verilog.v
加法器源程序_vhdl.vhd
加法器:generate语句的应用_vhdl.txt
双2-4译码器:74139_vhdl.txt
双向总线_vhdl.txt
双向管脚(clocked bidirectional pin)_verilog.txt
各种功能的计数器_altera_vhdl.vhd
各种类型计数器 _altera_verilog.v
四D触发器:74175_vhdl .txt
地址译码(for m68008)_vhdl.txt
多路选择器 (使用case语句)_vhdl .txt
多路选择器(MUX)_verilog.txt
多路选择器(使用if-else语句)_vhdl.txt
多路选择器(使用select语句)_vhdl.txt
多路选择器(使用when-else语句)_vhdl.txt
将16进制转化为std_logic_vhdl.txt
布斯乘法器__vhdl.txt
带load、clr等功能的寄存器_vhdl.vhd
带load,clr等功能的寄存器_verilog.v
带三态输出的8位D寄存器:74374_374_vhdl.txt
带同步复位的状态机_vhdl.txt
带莫尔_米勒输出的状态机_vhdl.txt
并口通讯代码(调试通过).txt
无符号数到整数的转换_altera_vhdl.vhd
最高优先级编码器_vhdl .txt
条件赋值:使用when else语句_vhdl.vhd
条件赋值:使用列举类型_vhdl.vhd
条件赋值:使用多路选择器_vhdl.vhd
步进电机控制器_vhdl.vhd
汉明纠错吗编码器_vhdl.txt
汉明纠错吗译码器_vhdl.txt
波形发生器(含test beach)_vhdl.vhd
用状态机实现的计数器_altera_vhdl.vhd
用状态机设计的交通灯控制器_verilog.v
直流电机控制器dc_motor_vhdl.vhd
相应加法器的测试向量(test bench)_verilog.v
相应加法器的测试向量(test bench)_vhdl.vhd
移位寄存器_verilog.txt
移位寄存器_vhdl.txt
移位寄存器:74164_vhdl.txt
简单的12位寄存器_vhdl.vhd
简单的锁存器_verilog.v
简单的锁存器_vhdl.vhd
米勒型状态机_vhdl.txt
经典双进程状态机(含test beach)_vhdl.txt
莫尔型状态机1_vhdl.txt
莫尔型状态机2_vhdl.txt
解复用器_vhdl.txt
计数器:generate语句的应用_vhdl.txt
计数器:GENERIC语句的应用_vhdl.txt
计数器:std_logic_unsigned的用法_vhdl.txt
计数器:wait语句的应用_vhdl.txt
通用寄存器_vhdl.txt

相 关 资 源

您 可 能 感 兴 趣 的

同 类 别 推 荐

VIP VIP
  • 猕猴桃 1天前 成为了本站会员

  • 11 1天前 成为了本站会员

  • 开心快活人 1天前 成为了本站会员

  • 晋财 1天前 成为了本站会员

  • WYG 2天前 成为了本站会员

  • Shine 2天前 成为了本站会员

  • 柳贻 2天前 成为了本站会员

  • hallelujah_HL 2天前 成为了本站会员

  • 焦昱贺 2天前 成为了本站会员

  • Rubin 2天前 成为了本站会员

0.204398s