首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > FPGA based implementation of a SDR

FPGA based implementation of a SDR

  • 资源大小:5.51 kB
  • 上传时间:2021-06-30
  • 下载次数:0次
  • 浏览次数:1次
  • 资源积分:1积分
  • 标      签: VHDL others

资 源 简 介

FPGA based implementation of a SDR - codes in Verilog HDL for the processor and control.-FPGA based implementation of a SDR- codes in Verilog HDL for the processor and control.

文 件 列 表

SDR_COP
adder_sdr.v
alu_sdr.v
configdpu_sdr.v
dpu_sdr.v
maincntler_sdr.v
minorcntler_sdr.v
multiplier_sdr.v
mux_sdr.v
tstbnch_configdpu_sdr.v
tstbnch_dpu_sdr.v
tstbnch_maincntler_sdr.v
tstbnch_minorcntler_sdr.v

相 关 资 源

您 可 能 感 兴 趣 的

同 类 别 推 荐

VIP VIP
0.205533s