首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > 用uvm仿真的example code

用uvm仿真的example code

  • 资源大小:275.72 kB
  • 上传时间:2021-06-30
  • 下载次数:0次
  • 浏览次数:1次
  • 资源积分:1积分
  • 标      签: Verilog 仿真 UVM

资 源 简 介

采用uvm-1.1d system verilog lib uvm可用于大规模仿真验证测试 配套example code提供了从入门级到深入学习的code,在modelsim 10.2c版本上运行成功了

文 件 列 表

puvm
setup.vcs
src
setup.questa
bin
unsetup
setup.ncsim
readme.txt

相 关 资 源

您 可 能 感 兴 趣 的

同 类 别 推 荐

VIP VIP
0.211494s