首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > 不同加法器 vhdl 代码

不同加法器 vhdl 代码

  • 资源大小:2.28 MB
  • 上传时间:2021-06-30
  • 下载次数:0次
  • 浏览次数:1次
  • 资源积分:1积分
  • 标      签: VHDL vhdl 不同 代码

资 源 简 介

乘数是其中一个关键硬件块在大多数数字和高性能系统中如 FIR 滤波器、 数字信号处理器和微处理器等。随着技术的进步,许多研究者试过和正在尝试设计提供或者以下高速度、 低功耗、 规律的布局的乘数,从而较少的地区或在乘数的他们甚至组合。从而使它们适合于各种高速度、 低功耗,和紧凑的超大规模集成电路的实现。然而面积和速度是两个相互冲突的约束。所以提高速度结果总是在较大的地区。所以在这里我们尝试找出解决方案了他们两个之间的最佳贸易。一般我们所知乘法会中两个基本步骤。部分产品,然后添加。因此在这个项目中我们有第一次尝试设计不同加法器和比较它们的速度和复杂性的电路即占领的地区。

文 件 列 表

Lecture_2_Slides.pdf

相 关 资 源

您 可 能 感 兴 趣 的

同 类 别 推 荐

VIP VIP