首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > SMBUS总线的verilog实现

SMBUS总线的verilog实现

  • 资源大小:1.84 kB
  • 上传时间:2021-06-30
  • 下载次数:0次
  • 浏览次数:1次
  • 资源积分:1积分
  • 标      签: Verilog verilog 总线 SMBUS 实现

资 源 简 介

实现两个状态机和不同的数据传输方式,按照smbus总线的要求进行调节每位的传输,从起始位到终值位,能够较好的实现

文 件 列 表

SmbSlvTb.v

相 关 资 源

您 可 能 感 兴 趣 的

同 类 别 推 荐

VIP VIP
  • 猕猴桃 1天前 成为了本站会员

  • 11 1天前 成为了本站会员

  • 开心快活人 1天前 成为了本站会员

  • 晋财 1天前 成为了本站会员

  • WYG 2天前 成为了本站会员

  • Shine 2天前 成为了本站会员

  • 柳贻 2天前 成为了本站会员

  • hallelujah_HL 2天前 成为了本站会员

  • 焦昱贺 2天前 成为了本站会员

  • Rubin 2天前 成为了本站会员

0.176473s