首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > Verilog流水整除算法

Verilog流水整除算法

  • 资源大小:3.44 kB
  • 上传时间:2021-06-30
  • 下载次数:0次
  • 浏览次数:1次
  • 资源积分:1积分
  • 标      签: Verilog

资 源 简 介

借助于实际计算除法的经验,比如11(1011)除以2(0010)(注:以二进制的方式进行),我们首先会比较被除数的最高位是否大于等于除数2,显然该例中1小于10,那么商0,再向下一位看,此时为10,与除数相等,商1余数为0;继续看被除数后一位为1小于除数2,商0,再向下一位看,此时为10,与除数相等,商1余数为1;这样连续比较四次便得到了最后的结果。商为5(0101),余数为1;

文 件 列 表

test_mod.v
test_mod.vhd
ttt.v
tb_mod.v

相 关 资 源

您 可 能 感 兴 趣 的

同 类 别 推 荐

VIP VIP
0.184755s