首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > Verilog written procedures for counting frequency meter module,

Verilog written procedures for counting frequency meter module,

  • 资源大小:142.36 kB
  • 上传时间:2021-06-30
  • 下载次数:0次
  • 浏览次数:1次
  • 资源积分:1积分
  • 标      签: VHDL vhdl

资 源 简 介

verilog写的频率计程序的计数模块,-Verilog written procedures for counting frequency meter module,

文 件 列 表

counter
db
counter.qpf
counter.qsf
counter.qws
cmp_state.ini
counter.map.rpt
counter.flow.rpt
counter.map.summary
counter.map.eqn
counter.fit.eqn
counter.pin
counter.fit.rpt
counter.fit.summary
counter.pof
counter.asm.rpt
counter.tan.summary
counter.tan.rpt
counter.done
counter.vwf
counter.sim.rpt
counter10.v
Waveform1.vwf
counter.v
counter.bsf

相 关 资 源

您 可 能 感 兴 趣 的

同 类 别 推 荐

VIP VIP
0.189929s