首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > verilog写的数字频率计的选择模块,用与显示的选择

verilog写的数字频率计的选择模块,用与显示的选择

  • 资源大小:80.99 kB
  • 上传时间:2021-06-30
  • 下载次数:0次
  • 浏览次数:1次
  • 资源积分:1积分
  • 标      签: VHDL vhdl

资 源 简 介

verilog写的数字频率计的选择模块,用与显示的选择-written in Verilog digital frequency meter option module, used and display options

文 件 列 表

dispselect
db
dispselect.qpf
dispselect.qsf
dispselect.map.rpt
dispselect.flow.rpt
dispselect.map.summary
dispselect.map.eqn
dispselect.fit.eqn
dispselect.pin
dispselect.fit.rpt
dispselect.fit.summary
dispselect.pof
dispselect.asm.rpt
dispselect.tan.summary
dispselect.tan.rpt
dispselect.done
dispselect.vwf
dispselect.sim.rpt
dispselect.bsf
dispselect.qws
cmp_state.ini
dispselect.v

相 关 资 源

您 可 能 感 兴 趣 的

同 类 别 推 荐

VIP VIP
0.191820s