基于FPGA的串口通信程序设计

本代码是一个基于FPGA的串口通信程序设计，程序采用Verilog语言编写，工程中已经加入了仿真模型，并设置了仿真，如果你的电脑也安装了modelsim-altera，就可以直接点击RTL仿真，就能出仿真结果了。程序的主要功能实串口测试，当FPGA芯片收到上位机发送的数据时将数据再发回到上位机，在串口助手上进行显示。

uartverilog
simulation
incremental_db
db
my_uart_rx.v
my_uart_rx.v.bak
my_uart_top.asm.rpt
my_uart_top.cdf
my_uart_top.done
my_uart_top.eda.rpt
my_uart_top.fit.rpt
my_uart_top.fit.smsg
my_uart_top.fit.summary
my_uart_top.flow.rpt
my_uart_top.jdi
my_uart_top.jpg
my_uart_top.map.rpt
my_uart_top.map.smsg
my_uart_top.map.summary
my_uart_top.pin
my_uart_top.pof
my_uart_top.qpf
my_uart_top.qsf
my_uart_top.qws
my_uart_top.sof
my_uart_top.sta.rpt
my_uart_top.sta.summary
my_uart_top.tan.rpt
my_uart_top.tan.summary
my_uart_top.v
my_uart_top.v.bak
my_uart_top_assignment_defaults.qdf
my_uart_top_nativelink_simulation.rpt
my_uart_tx.v
my_uart_tx.v.bak
speed_select.v
speed_select.v.bak
Uart_module.v
Uart_module.v.bak
Uart_tb.v
Uart_tb.v.bak