五级流水CPU设计

五级流水CPU设计 流水线是数字系统中一种提高系统稳定性和工作速度的方法，广泛应用于高档CPU的架构中。根据MIPS处理器的特点，将整体的处理过程分为取指令（IF）、指令译码（ID）、执行（EX）、存储器访问（MEM）和寄存器会写（WB）五级，对应多周期的五个处理阶段。一个指令的执行需要5个时钟周期，每个时钟周期的上升沿来临时，此指令所代表的一系列数据和控制信息将转移到下一级处理。

ALU.v
ControlUnit.v
DtoE.v
EqualD.v
EtoM.v
FtoD.v
HazardUnit.v
modelsim.ini
MtoW.v
mywork
@a@l@u
@control@unit
@dto@e
@dto@m
@equal@d
@eto@m
@fto@d
@hazard@unit
@mto@w
@p@c
@progra@mem
@r@a@m
@r@o@m
@select@real@src@a@e
@select@real@src@b@e
@select@src@b
@select@w@d3
@select@write@addr3
@sign@extend
@top
@top_tb
_info
_temp
_vmake
PC.v
PrograMem.txt
PrograMem.v
RAM.v
ROM.txt
ROM.v
SelectRealSrcAE.v
SelectRealSrcBE.v
SelectSrcB.v
SelectWD3.v
SelectWriteAddr3.v
SignExtend.v
Test
ALU.v
ControlUnit.v
db
DtoE.v
EqualD.v
EtoM.v
FtoD.v
HazardUnit.v
incremental_db
MtoW.v
output_files
PC.v
PrograMem.txt
PrograMem.v
RAM.v
ROM.txt
ROM.v
SelectRealSrcAE.v
SelectRealSrcBE.v
SelectSrcB.v
SelectWD3.v
SelectWriteAddr3.v
SignExtend.v
TIM截图20171123215329.png
Top.qpf
Top.qsf
Top.qws
Top.v
Top.v.bak
Top_tb.v
TIM截图20171123215329.png
Top.v
Top_tb.v
transcript
vsim.wlf
wlft1wdvne
各模块名称规范.txt