Vhdl 语言和语言执行 dds 和 fft

DDS 波形发生器的核心组件是蓄能器。蓄能器是一个正在运行的计数器，将值存储到当前阶段生成波形。蓄能器更新和累加器增量值确定生成波形的频率速率。如果蓄能器每秒和累加器增量更新 360 倍的例子是一个学位，然后生成的频率是 1 Hz （每秒 360 度）。当蓄能器相位值达到最大 （360 度） 它滑过和 0 度时再次启动。为了更准确地代表相位值蓄能器通常使用 32、 48 或 64 位计数器。在 32 位累加器的阶段值具有一个范围从 0 到 4294967295，代表的参考波形或 0 到 360 度的一个完整周期。 累加器 (阶段) 的当前值用于参考波形来确定下一个输出值的查找表中执行查找操作。查找表包含一个周期的波形生成，通常包含 1024年到 8192 采样点所代表的波形。 因为累加器的值通常有很多决议比参考波形，由样本，数目有限的查找操作也可以执行两个样本中的参考波形之间的内插。这基于累加器的值在额外的分辨率进行并返回生成的信号中一个更准确的更新值，提供了更好的频率控制和较少的谐波失真。

dds_fft
_xmsgs
_ngo
xst
xlnx_auto_0_xdb
isim
iseconfig
ipcore_dir
.lso
cc.ucf
clk_gen.vhd
clk_gen_beh.prj
clk_gen_isim_beh.wdb
dd.bld
dd.cmd_log
dd.lso
dd.ngc
dd.ngr
dd.prj
dd.stx
dd.syr
dd.vhd
dd.xst
dds_core.vhd
dds_fft.gise
dds_fft.xise
ddtb.vhd
ddtb_beh.prj
ddtb_isim_beh.exe
ddtb_isim_beh.wdb
dd_8_envsettings.html
dd_8_summary.html
dd_cs.blc
dd_cs.ngc
dd_isim_beh.wdb
dd_ngdbuild.xrpt
dd_vhdl.prj
dd_xst.xrpt
fft.vhd
fft64_config.inc
fft_8.prj
fft_8.stx
fft_8.xst
fft_8_beh.prj
fft_8_summary.html
fft_8_vhdl.prj
fft_beh.prj
fft_isim_beh.wdb
fft_scal.vhd
fft_scaltb.vhd
fft_stx_beh.prj
fft_summary.html
fft_tb.vhd
fft_tbb.vhd
fuse.log
fuse.xmsgs
fuseRelaunch.cmd
isim.cmd
isim.log
pepExtractor.prj
sss.cdc
USFFT64_2B_tb_beh.prj
webtalk_pn.xml
xilinxsim.ini