fpga控制 ad7606 verilog语言

fpga 控制ad7606，编写代码用verilog语言，实现采集函数发生器

AD7606URAT
江
simulation
incremental_db
greybox_tmp
db
AAD7606.v
AAD7606.v.bak
ad7606.v
ad7606.v.bak
ad7606_M.v
ad7606_M.v.bak
ad_urat.asm.rpt
ad_urat.cdf
ad_urat.done
ad_urat.eda.rpt
ad_urat.fit.rpt
ad_urat.fit.smsg
ad_urat.fit.summary
ad_urat.flow.rpt
ad_urat.jdi
ad_urat.map.rpt
ad_urat.map.smsg
ad_urat.map.summary
ad_urat.merge.rpt
ad_urat.merge.summary
ad_urat.pin
ad_urat.pof
ad_urat.qpf
ad_urat.qsf
ad_urat.qws
ad_urat.sof
ad_urat.sta.rpt
ad_urat.sta.summary
ad_urat.tcl
ad_urat.v
ad_urat.v.bak
ad_urat_assignment_defaults.qdf
RAM.qip
RAM.v
RAM_bb.v
RAM_inst.v
URAT_TX.v
URAT_TX.v.bak